ЭКЗАМЕНАЦИОННЫЕ ВОПРОСЫ

По дисциплине: «Микропроцессорные системы»

1. 8-разрядные МП (общие сведения).

1.1.Классификация МП (по различным признакам). RISC и CISC технологии.

1.2.Расскажите о режимах работы ЭВМ (МПС). Приведите примеры режимов работы.

1.3. Принцип программного управления. Принцип программного управления Дж. Фон Неймана. Другие принципы программного управления.

1.4. Состав и порядок функционирования МПС. Основные устройства МПС. Порядок функционирования МПС.

1.5.Расскажите об основных характеристиках МП. Что называется операционными ресурсами. Каким образом они измеряются?

1.6.Расскажите об основных характеристиках МП. Емкость памяти. Организация памяти вычислительной системы. Номенклатура запоминающих устройств. Многоуровневая организация памяти. Внутренняя память процессора.

1.7. Расскажите об основных характеристиках МП. Быстродействие МП. Номинальное быстродействие. Среднее быстродействие.

1.8. Расскажите об основных характеристиках МП. Производительность МП. Среднее время решения задачи. Отчего зависит производительность МПС.

1.9. Расскажите об основных характеристиках МП. Надежность МПС. Виды неисправностей. Время наработки на отказ. Вероятность безотказной работы. Коэффициент готовности. Способы увеличения надежности МПС. Резервирование. Что называется интенсивностью отказов? Каким образом она вычисляется для сложных схем? Каким образом выглядит зависимость вероятности безотказной работы от времени работы системы и интенсивности отказов?

1.10. Расскажите об основных характеристиках МП. Стоимость МПС. Способы получения требуемой производительности МПС. Зависимость стоимости от быстродействия МПС. Статистическая зависимость К.Найта. Закон Гроша. От чего зависит предельное количество оборудования, которое можно объединять в одной МПС для достижения максимальной производительности.

1.11.Структура и принципы построения однокристальных МП. Назначение основных блоков и узлов МП. Стандартная архитектура 8-разрядного МП.

1.12.Отличительные особенности 8-разрядных МП. Основные характеристики 8-разрядных МП.

1.13.Регистровые структуры 8-разрядных МП. На примерах МП БИС 8080, МС6800, Z 80.

1.14.Основные операции и флаги условий 8-разрядных МП. На примерах МП БИС 8080, МС6800, Z80.

1.15.Основные способы адресации 8-разрядных МП. На примерах МП БИС 8080, МС6800, Z 80.

1.16.Обычные прерывания и прерывания при возникновении непредусмотренной ситуации. На примерах МП БИС 8080, МС6800, Z 80.

1.17.Структура шин 8-разрядных МП. На примерах МП БИС 8080, МС6800, Z 80.

1.18.Время выполнения команд в 8-разрядных МП. На примерах МП БИС 8080, МС6800, Z 80.

1.19.Сравнительные характеристики основных 8-разрядных однокристальных МП.

2. 8-разрядные МП. (МП комплект серии КР580)

2.1.Структурная схема МП на базе БИС серии КР580ИК80А. Назначение основных блоков и входных/выходных сигналов.

2.2.Система команд и способы адресации МП БИС КР580ИК80. Слово-состояние программы.

2.3.Временные параметры МП БИС КР580ИК80. Разновидности машинных циклов и их назначение. Слово-состояние процессора.

2.4.Архитектура БИС последовательного интерфейса КР580ИК51. Структурная схема, назначение основных блоков и входных/выходных сигналов.

2.5.Инструкции режима, команды, слово состояние. Режимы работы последовательного интерфейса КР580ИК51. Подключение к шинам МП.

2.6.Архитектура Программируемого Таймера (ПТ) КР580ВИ53. Назначение, структурная схема, назначение основных блоков, входных/выходных сигналов.

2.7.Система микрокоманд, форматы команд, формат слова-состояния. Режимы работы БИС КР580ВИ53 (программируемый таймер). Подключение к шинам МП.

2.8.Архитектура БИС параллельного интерфейса КР580ВВ55. Назначение, структурная схема, назначение основных блоков, входных/выходных сигналов.

2.9.Система микрокоманд, форматы команд, формат слова-состояния. Режимы работы БИС КР580ВВ55 (параллельный интерфейс). Подключение к шинам МП.

2.10.Контроллер прямого доступа к памяти КР580ВТ57. Структурная схема, назначение основных блоков и входных/выходных сигналов. Организация обмена информацией между внешними устройствами и оперативной памятью.

2.11.Форматы слова-состояния и регистра команд контроллера прямого доступа к памяти КР580ВТ57. Способы подключения к шинам МП. Настройка каналов КПДП на выбранный режим работы.

2.12.Системный контроллер и шинный формирователь КР580ВК28. Структурная схема, назначение блоков, входных/выходных сигналов. Способы подключения к шинам МП. Назначение схемы и её место в вычислительной системе на базе МП БИС КР580ИК80А.

2.13.Генератор тактовых импульсов КР580ГФ24. Структурная схема, назначение входных/выходных сигналов. Способы подключения к шинам МП. Назначение схемы, её место в вычислительной системе на базе МП БИС КР580ИК80А.

2.14. Расскажите об архитектуре программируемого контроллера прерываний от внешних устройств КР580ВН59. Структурная схема, назначение входных/выходных сигналов. Способы подключения к шинам МП. Назначение схемы, её место в вычислительной системе на базе МП БИС КР580ИК80А. Организация процесса приема и обработки прерываний в МПС на базе МП БИС КР580ИК80А.

2.15. Расскажите о режимах работы программируемого контроллера прерываний КР580ВН59. Каким образом производится настройка ПКП КР580ВН59 на выбранный режим работы. Назначение и порядок следования управляющих слов (команд). Изменение дисциплины обслуживания прерываний. Инициализация и настройка системы из нескольких ПКП КР580ВН59.

2.16. Расскажите об архитектуре программируемого контроллера клавиатуры и индикации КР580ВВ79. Приведите структурную схему, обозначьте назначение входных/выходных сигналов. Каким образом производится подключение ПККИ к шинам МП. Каким образом производится подключение к ПККИ дисплея и клавиатуры. Каково назначение схемы и её место в вычислительной системе на базе МП БИС КР580ИК80А.

2.17. Расскажите о режимах работы программируемого контроллера клавиатуры и индикации КР580ВВ79. Каким образом производится настройка ПККИ на выбранный режим работы. Объясните, как организуется взаимодействие МП и ПККИ.

2.18. Расскажите об архитектуре вспомогательных интерфейсных микросхем комплекта К580. Буферные регистры КР580ИР82, КР580ИР83. Шинные формирователи КР580ВА86, КР580ВА87. Каково назначение вышеуказанных схем, способы подключения к шинам МП. Объясните назначение входных/выходных сигналов.

3 . 16-разрядные процессоры.

3 .1. Введение.

3.1.1. Отличительные особенности 8-разрядных и 16-разрядных МП. Стандартная архитектура 16-разрядного МП. 16-разрядные МП 1-го и 2-го поколения. Приведите примеры известных Вам 16-разрядных МП.

3 .2. Адресное пространство 16-разрядных МП.

3.2.1. Разрядность адресной шины 16-разрядных МП. Объем адресуемого пространства. Линейная и сегментная адресации.

3.2.2. Разрядность адресной шины 16-разрядных МП. Объем адресуемого пространства. Модульное представление и сегментация адресного пространства.

3.2.3. Примеры формирования адресов в известных Вам 16-разрядных МП первого поколения.

  3 .3. Регистровые структуры 16-разрядных МП.

3.3.1. Регистровые структуры 16-разрядных МП.

3 .4. Способы адресации 16-разрядных МП.

3.4.1. Способы адресации МП МС68000. Формирование исполнительного адреса. Структура КОП для сложения и передачи данных. Организация стека и очереди с использованием указанных способов адресаций.

3.4.2. Способы адресации МП 8086. Формирование исполнительного адреса. Структура КОП для сложения и передачи данных.

3.4.3. Способы адресации МП Z 8001. Формирование исполнительного адреса. Структура КОП для сложения и передачи данных.

3 .5. Поддержка языка высокого уровня.

3.5.1. Обращение к переменным.

3.5.2. Обработка процедур.

3.5.3. Оценка выражения отношения.

3 .6. Поддержка операционной системы.

3.6.1. Основные функции операционной системы. Стандартная конфигурация вычислительной системы с точки зрения программного обеспечения. Примеры известных Вам операционных систем.

3.6.2. Системный и пользовательский режимы работы МП. Разделение основной памяти на системную область и область пользователя.

3.6.3. Общие вопросы обработка специальных прерываний в 16-разрядных МП.

3.6.4. Обработка прерываний, структура регистра состояний и режимы работы МП МС68000. Специальные прерывания.

3.6.5. Обработка прерываний, структура регистра состояний и режимы работы МП 8086. Специальные прерывания.

3.6.6. Обработка прерываний, структура регистра состояний и режимы работы МП Z 8001. Специальные прерывания.

3 .7. Средства управления памятью 16-разрядных МП.

3.7.1. Каким образом и для каких целей, осуществляется преобразование логического адреса в физический? Какое устройство занимается таким преобразованием? Приведите дополнительные функции, которые может выполнять данное устройство.

3.7.2. Каким образом реализуется одна из основных функций Устройства Управления Памятью (УУП) – защита памяти? Какая дополнительная информация необходима для организации такой защиты? С какой целью производится разбиение сегментов на области?

3.7.3. Назначение и функции регистров-дескрипторов сегментов. Какая информация содержится в регистрах-дескрипторах сегментов? Какие способы выбора регистров-дескрипторов сегментов используются в Устройствах Управления Памятью (УУП)?

3.7.4. Приведите пример структурной организации регистров-дескрипторов для Устройства Управления Памятью (УУП) MC 68451 МП MC 68000. Каким образом осуществляется формирование физического адреса в УУП данного МП? Какая проверка при этом производится?

3.7.5. Приведите пример структурной организации регистров-дескрипторов для Устройства Управления Памятью (УУП) Z 8010 МП Z 8001. Каким образом осуществляется формирование физического адреса в УУП данного МП? Какая проверка при этом производится?

3.8. Структура шин и время выполнения команд 16-разрядных МП первого поколения.

3.8.1. Приведите структуры шин известных Вам 16-разрядных МП первого поколения. Каково назначение входных/выходных сигналов? Приведите сравнительный анализ времени выполнения команд известных Вам 16-разрядных МП первого поколения.

4. 16-разрядные процессоры нового поколения.

4.1. Поддержка средствами виртуальной памяти.

4.1.1. Объясните понятие «виртуальная память». Как организуется виртуальная память, и для чего её используют? Какие проблемы приходится разрешать при использовании виртуальной памяти, и каким образом находят «сегмент-кандидат» на удаление?

4.1.2. Каким образом организуется замена сегментов в основной памяти? Какие проблемы при этом возникают? Для чего необходимо использование страничной организации памяти, и как она работает?

4.1.3. Какие неприятности возникают при попытке выполнить команду, операнды которой находятся во внешней памяти, при использовании виртуальной организации памяти? Какие способы используют для повторного запуска прерванной команды?

4.1.4. Какие способы повторного запуска прерванной команды, используются в процессорах MC 68010, 80286, Z 8003? Какие действия выполняют процессоры при замене сегмента из основной памяти?

4 .2. Мультипрограммный режим.

4.2.1. Каким образом в 16-разрядных процессорах организуется параллельное выполнение задач? Что требуется для одновременного выполнения задач в однопроцессорной системе?

4.2.3. Понятие состояния задачи. Переход из одного состояния в другое и планирование выполнения задач. Назначение программы управления задачей, её функции. Каким образом осуществляется переключение задач? Что необходимо для реализации функций переключения задач?

4.2.4. Взаимные исключения и семафор. (Привести пример с одновременным выполнением в системы трех независимых задач). Объясните принцип взаимного исключения. Поясните понятие «критическая область». Назначение и функции семафора. Поясните принципы его использования.

4.2.5. Каким образом возможно организовать связи между несколькими, независимо выполняемыми задачами? Приведите примеры осуществления таких связей.

4 .3. Управление виртуальной памятью процессора 80286.

4.3.1. Структурная организация и функции Устройства Управления Памятью (УУП). Какие дополнительные регистры имеются в УУП 80286, объясните их назначение. Структура виртуального адреса используемого в 80286, объясните процесс вычисления такого адреса.

4.3.2. Разъясните назначение и виды таблиц дескрипторов сегментов. На какие области разделяется все пространство виртуальных адресов, и для чего? Для чего используются дескрипторы сегментов и какая информация в них находится? В какой области памяти хранятся ГТД и ЛТД?

4.3.3. Поясните процесс обращения к основной памяти. Каким образом производится обращение к основной памяти при использовании виртуального адреса. Какая информация используется при формировании физического адреса. Объясните процесс формирования физического адреса.

4.3.4. Каким образом организуется защита памяти в процессоре 80286? Какая информация используется для организации такой защиты? Для чего в процессоре 80286 используется четыре уровня привилегии? Понятие «текущего уровня привилегии процессора».

4.3.5. Каким образом в процессоре 80286 осуществляется переход на более высокий уровень привилегии? Для чего необходимы вентили вызова и дескрипторы вентилей вызова? Какая информация должна находиться в дескрипторе вентиля вызова? Поясните, для чего она используется.

4 .4. Управление мультипрограммным режимом процессора 80286.

4.4.1. Для чего необходимы сегменты состояния задач? Какая информация хранится в сегменте состояния задачи и какое количество сегментов состояния задачи должно присутствовать в системе? В какой области памяти хранятся сегменты состояния задач? Какое количество байт занимает такой сегмент?

4.4.2. Каким образом осуществляется переключение с одной задачи на другую? Поясните действия, которые производятся при переключении на другую задачу. В каких случаях возможно осуществление переключения на другую задачу?

4.4.3. Каким образом в процессоре 80286 организуется связь между задачами? Где хранится информация, необходимая для осуществления такой связи?

4.4.4. Каким образом организована система обработки прерываний в процессоре 80286? Поясните функции и назначение регистра таблицы дескрипторов прерываний. В какой области памяти хранится таблица дескрипторов прерываний? Для чего используются дескрипторы прерываний? Каким образом –осуществляется выбор дескриптора прерывания соответствующего поступившему запросу на обработку прерывания?

4 .5. Конвейер.

4.5.1. Объясните, каким образом возможно увеличение пропускной способности функциональных блоков системы? Какое дополнительное оборудование необходимо ввести в систему для осуществления вышеуказанной цели? Насколько повысится пропускная способность системы при разбиении функционального блока на несколько более мелких функциональных блоков? За счет чего происходит увеличение пропускной способности такой системы?

4 .6. Конвейерная обработка в процессоре 80286.

4.6.1. За счёт чего можно сократить цикл обращения к оперативной памяти? Какое дополнительное оборудование для этого потребуется?

4.6.2. Какое количество блоков имеется в процессоре 80286? Поясните назначение и функции каждого блока. Какие средства используются в процессоре 80286 для осуществления внутри процессорной конвейерной обработки информации? Приведите примеры выполнения команд в процессоре 80286 с использованием внутри процессорной конвейерной обработки информации. Насколько повысится производительность системы для приведенных примеров?

4 .7. Быстродействие процессора.

4.7.1. Расскажите, каким образом определяется частота появления команд и среднее время выполнения команд в современных МП. Какие функции выполняет ЦП? Приведите примеры работы процессора с указанием циклов шины.

4.7.2. Расскажите о способах повышения быстродействия ЦП. Повышение быстродействия путем предварительного считывания команды. Повышение быстродействия за счет использования сложных команд. Приведите примеры работы способов повышения быстродействия ЦП с указанием циклов шины. За счёт чего достигается выигрыш в производительности? Отличия и особенности компьютерных технологий используемых при проектировании ЦП RISC и CISC . Тенденции развития МП техники.

5 . Конфигурация системы.

5 .1. Сопроцессор.

5.1.1. Подход к проектированию сопроцессора. Каковы особенности организации процесса выполнения операций в вычислительной системе, содержащей сопроцессор? Каким образом производится подключение к шинам центрального процессора и арифметического сопроцессора? Какие дополнительные команды позволяют выполнять вычислительные системы, содержащие арифметический сопроцессор?

5.1.2. Арифметический сопроцессор. Как производится выполнение команд главным процессором и сопроцессором? Приведите пример структурной организации сопроцессора 8087. На примере данной структурной схемы объясните процесс выполнения операций в сопроцессоре.

5 .2. Шинный арбитр.

5.2.1. Интерфейс системной шины. Приведите примеры сопряжения нескольких компьютеров по системной шине. Приведите примеры стандартной структуры интерфейса системной шины. Какие интегральные схемы используются для построения шинного интерфейса?

5.2.2. Назначение арбитра системной шины. Шинный арбитр параллельного действия. Приведите примеры структур интерфейсов с использованием шинного арбитра параллельного действия. Каким образом организуется взаимодействие между “ведущим” и “ведомыми” арбитрами.

5.2.3. Назначение арбитра системной шины. Шинный арбитр последовательного действия. Приведите примеры структур интерфейсов с использованием шинного арбитра последовательного действия. . Каким образом организуется взаимодействие между “ведущим” и “ведомыми” арбитрами.

5.2.4. Сбои шинного арбитра. Какова причина возникновения сбоев арбитров шины? Каким образом борются с данными сбоями?

5.2.5. Примеры структуры интерфейса системной шины. Объясните организацию работы интерфейса системной шины выполненного на базе процессора 8086 и взаимодействие устройств, образующих данный интерфейс.

5.3. Системная шина.

5.3.1. Стандартизация системной шины. Приведите примеры известных Вам стандартов системных шин.

6. 32-разрядные процессоры.

6.1. Кэш-память.

6.1.1. Принцип действия кеш-памяти. Что называется кэш-памятью? Что такое – коэффициент эффективности поиска ? Каким образом связаны ёмкость кэш-памяти с коэффициентом эффективности поиска?

6.1.2. Структура кеш-памяти. Каким образом осуществляется обмен содержимым между кэш-памятью и основной памятью компьютера? Какая информация содержится в поле управляющих данных? Приведите пример организации кэш-памяти. Каким образом можно добиться ускорения обмена содержимым между кэш-памятью и основной памятью?

6.2. Микропроцессор MC 68020.

6.2.1. Встроенная кеш-память. Приведите пример базовой структуры МП MC 68020 и поясните назначение кэш-памяти в данном МП. Приведите пример организации встроенной кэш-памяти для хранения команд МП MC 68020.

6.2.2. Усовершенствование способов адресации. Поясните принципы использование двойной косвенной адресации в МП MC 68020.

6.3. Микропроцессор Z 80000.

6.3.1. Встроенная кеш-память. Приведите пример базовой структуры МП Z 80000. Объясните, каким образом осуществляется передача данных между МП и основной памятью и внутри МП. Приведите пример структурной организации встроенной кэш-памяти МП Z 80000.

6.3.2. Встроенное Устройство Управления Памятью (УУП). Приведите примеры адресов, используемых МП Z 80000. Каким образом происходит преобразование виртуальных адресов в физические с помощью регистров – дескрипторов страниц, содержащихся в П Z 80000? Поясните метод считывания дескрипторов страниц в процессоре Z 80000. Где хранятся таблицы первого и второго уровней и таблица страниц?

7. Программная модель 32-разрядных процессоров Intel.

7.1. Введение.

7.1.1. Введение. История 32-разрядных процессоров Intel.

7.1.2. Регистры процессора. Регистры общего назначения; указатель инструкций; регистр флагов; регистры сегментов; системные адресные регистры; управляющие регистры; регистры отладки; регистры тестирования и модельно-специфические регистры.

7.1.3. Организация памати. Формирование адреса памяти 32-разрядных процесоров в защищенном режиме. Режимы адресации памяти 32-разрядных процессоров. Различия режимов адресации. Использование сегментных регистров при обращении к памяти.

7.1.4. Ввод/вывод. Работа с внешними устройствами.

7.1.5. Прерывания и исключения. Прерывания и исключения защищённого режима.

7.1.6. Математический сопроцессор. Регистры математического сопроцессора. Слово состояния сопроцессора. Управляющее слово сопроцессора.

7.1.7. Технология MMX.

7.1.8. Технология 3DNow!

7.1.9. Типы данных.

7.1.10. Система команд.

7.2. Защищенный режим.

7.2.1. Основные понятия защищенного режима. Формирование линейного адреса в защищённом режиме. Формат селектора.Уровни привилегий.

7.2.2. Дескрипторы и таблицы. Регистры дескрипторов таблиц. Форматы дескрипторов для 32-битного и 16-битного форматов. Дскрипторы вентилей для 32-битного и 16-битного форматов.

7.2.3. Привилегии. Привилегии задач. Привилегии дескриптора. Привилегии селектора. Контроль доступа к сегментам данных. Контроль типов и привилегий при передаче управления. Привилегии и битовая карта разрешения ввода/вывода.

7.2.4. Защита. Механизмы защиты.

7.2.5. Переключение задач.

7.2.6. Страничное управление памятью. Базовый механизм страничной переадресации. Защита на уровне страниц.

7.2.7. Режим виртуального 8086 (V86 и EV86). Монитор V86. Модель памяти в режиме V86.

7.2.8. Переключение "реальный - защищенный режим". Переключение процессора в защищенный режим из реального. Переключение процессора из защищённого режима в реальный.

8. Секционные микропроцессоры.

8.1. Введение.

8.1.1. Идея создания разрядных секций. Основные микропроцессорные комплекты и их функциональный состав. Чем обусловлено более высокое быстродействие секционных МП в отличие от однокристальных МП?

8.1.2. Структурная схема 16-разрядного процессора на базе Am 29116 и Am 2910, организация работы вычислительной системы, её функциональные возможности.

8.1.3. Временная диаграмма работы микропроцессорной системы на базе секционных МП.

8.1.4. Использование средств автоматизации микропрограммирования секционных МП.

8.2. Структура блока управления.

8.2.1. Поясните назначение и функции блока микропрограммного управления секционных МП. Приведите примеры блоков микропрограммного управления.

8.2.2. Поясните назначение формирователя последовательности микрокоманд секционных МП. Приведите примеры известных вам формирователей последовательностей. Объясните их структуру, назначение блоков и узлов и организацию работы.

8.2.3. Расскажите об увеличении разрядности формирователей последовательности. Приведите примеры секционного и однокристального 12-разрядных формирователей последовательности фирмы AMD . В чем заключаются их отличия?

8.2.4. Управление считыванием микрокоманд с помощью микрокоманды.

8.2.5. Объясните разницу двух понятий: микропрограмма и микрокоманда. Каким образом протекает процесс выполнения операции в секционных МП?

8.3. Структура операционного блока.

8.2.1. Поясните назначение и функции операционного блока секционных МП. Приведите примеры операционных блоков секционных МП. Чем отличается операционный блок секционных МП от аналогичных устройств однокристальных МП?

8.2.2. Расскажите об увеличении разрядности операционных блоков секционных МП. Приведите примеры секционного и однокристального 16-разрядных операционных блоков фирмы AMD . В чем заключаются их отличия?

8.4. Секционный МП комплект серии К589.

8.4.1. Каковы особенности использования микросхем серии К589? Состав комплекта.

8.4.2. Состав комплекта К589. БИС ЦПЭ К589ИК02. Структурная схема, система команд. БИС БУП К589ИК03. Способы подключения к МП.

8.4.3. Состав комплекта К589. БИС БМУ К589ИК01. Структурная схема, система команд. БИС БПП К589ИК14. Способы подключения к МП.

8.4.4. Состав комплекта К589. Назначение схем ШФ, МБР, УКС.

8.5. Секционный МП комплект серии К584.

8.5.1. Каковы особенности использования микросхем серии К584? Состав комплекта.

8.5.2. Состав комплекта К584. БИС ЦПЭ К584ВМ1. Структура, система команд. Способы подключения к МП.

8.5.3. Состав комплекта К584. БИС БМУ К584ВУ1. Структурная схема. Способы подключения к МП.